#ifndef MAC_REG_RX_MAC_H
#define MAC_REG_RX_MAC_H

/* Base address of Module's Register */
#define CSR_RX_MAC_BASE (0x0)

#define CSR_RX_MAC_INT_STATUS (CSR_RX_MAC_BASE + 0x0)
#define CSR_RX_MAC_INT_ENABLE (CSR_RX_MAC_BASE + 0x4)
#define CSR_RX_MAC_LF_INT_STATUS (CSR_RX_MAC_BASE + 0x8)
#define CSR_RX_MAC_LF_INT_ENABLE (CSR_RX_MAC_BASE + 0xc)
#define CSR_RX_MAC_LF_INT_SET (CSR_RX_MAC_BASE + 0x10)
#define CSR_RX_MAC_RF_INT_STATUS (CSR_RX_MAC_BASE + 0x14)
#define CSR_RX_MAC_RF_INT_ENABLE (CSR_RX_MAC_BASE + 0x18)
#define CSR_RX_MAC_RF_INT_SET (CSR_RX_MAC_BASE + 0x1c)
#define CSR_RX_MAC_LINT_INT_STATUS (CSR_RX_MAC_BASE + 0x20)
#define CSR_RX_MAC_LINT_INT_ENABLE (CSR_RX_MAC_BASE + 0x24)
#define CSR_RX_MAC_LINT_INT_SET (CSR_RX_MAC_BASE + 0x28)
#define CSR_RX_MAC_LINK_UP_INT_STATUS (CSR_RX_MAC_BASE + 0x2c)
#define CSR_RX_MAC_LINK_UP_INT_ENABLE (CSR_RX_MAC_BASE + 0x30)
#define CSR_RX_MAC_LINK_UP_INT_SET (CSR_RX_MAC_BASE + 0x34)
#define CSR_RX_MAC_LINK_DOWN_INT_STATUS (CSR_RX_MAC_BASE + 0x38)
#define CSR_RX_MAC_LINK_DOWN_INT_ENABLE (CSR_RX_MAC_BASE + 0x3c)
#define CSR_RX_MAC_LINK_DOWN_INT_SET (CSR_RX_MAC_BASE + 0x40)
#define CSR_RX_MAC_REF_1588_OVF_INT_STATUS (CSR_RX_MAC_BASE + 0x44)
#define CSR_RX_MAC_REF_1588_OVF_INT_ENABLE (CSR_RX_MAC_BASE + 0x48)
#define CSR_RX_MAC_REF_1588_OVF_INT_SET (CSR_RX_MAC_BASE + 0x4c)
#define CSR_RX_MAC_PREAMB_ERR_INT_STATUS (CSR_RX_MAC_BASE + 0x50)
#define CSR_RX_MAC_PREAMB_ERR_INT_ENABLE (CSR_RX_MAC_BASE + 0x54)
#define CSR_RX_MAC_PREAMB_ERR_INT_SET (CSR_RX_MAC_BASE + 0x58)
#define CSR_RX_MAC_EOP_TIMEOUT_CYC (CSR_RX_MAC_BASE + 0x400)
#define CSR_RX_MAC_PHY_LINK_STATUS (CSR_RX_MAC_BASE + 0x420)
#define CSR_RX_MAC_PHY_LINK_CONTROL (CSR_RX_MAC_BASE + 0x440)
#define CSR_RX_MAC_PHY_LFRF_STATUS (CSR_RX_MAC_BASE + 0x460)
#define CSR_RX_MAC_PHY_1588_CFG (CSR_RX_MAC_BASE + 0x480)
#define CSR_RX_MAC_PORT_RSTN_LOGIC (CSR_RX_MAC_BASE + 0x4a0)
#define CSR_RX_MAC_PORT_ENABLE (CSR_RX_MAC_BASE + 0x4c0)
#define CSR_RX_MAC_PORT_CONTROL (CSR_RX_MAC_BASE + 0x4e0)
#define CSR_RX_MAC_PORT_CONTROL1 (CSR_RX_MAC_BASE + 0x500)
#define CSR_RX_MAC_PORT_PAUSE_CTRL (CSR_RX_MAC_BASE + 0x520)
#define CSR_RX_MAC_PORT_PAUSE_LOCAL_MAC (CSR_RX_MAC_BASE + 0x540)
#define CSR_RX_MAC_PORT_1588_CTRL (CSR_RX_MAC_BASE + 0x580)
#define CSR_RX_MAC_PORT_1588_PORT_DELAY (CSR_RX_MAC_BASE + 0x5a0)
#define CSR_RX_MAC_PORT_DBG_XOFF_SET (CSR_RX_MAC_BASE + 0x5c0)
#define CSR_RX_MAC_PORT_DIAG_CURR_STATUS (CSR_RX_MAC_BASE + 0x5e0)
#define CSR_RX_MAC_PORT_DIAG_HIS_STATUS (CSR_RX_MAC_BASE + 0x600)
#define CSR_RX_MAC_PORT_DIAG_EFD_ERR_CNT (CSR_RX_MAC_BASE + 0x620)
#define CSR_RX_MAC_PORT_DIAG_PRE_ERR_CNT (CSR_RX_MAC_BASE + 0x640)
#define CSR_RX_MAC_PORT_DIAG_FILTER_CNT (CSR_RX_MAC_BASE + 0x680)
#define CSR_RX_MAC_PHY_DIAG_HIS_STATUS (CSR_RX_MAC_BASE + 0x6c0)
#define CSR_RX_MAC_PHY_DIAG_1588_REF_GAP_JIT_MAX (CSR_RX_MAC_BASE + 0x6e0)
#define CSR_RX_MAC_PHY_DIAG_1588_REF_GAP_JIT_CLR (CSR_RX_MAC_BASE + 0x700)
#define CSR_RX_MAC_PHY_DIAG_1588_REF_GAP_JIT_TH (CSR_RX_MAC_BASE + 0x720)
#define CSR_RX_MAC_DBG_1588_CFG (CSR_RX_MAC_BASE + 0x728)
#define CSR_RX_MAC_DBG_1588_CHK_MAX (CSR_RX_MAC_BASE + 0x730)
#define CSR_RX_MAC_DBG_1588_CHK_MIN (CSR_RX_MAC_BASE + 0x738)
#define CSR_RX_MAC_DIAG_PAYLOAD_RATE_CFG (CSR_RX_MAC_BASE + 0x740)
#define CSR_RX_MAC_DIAG_PAYLOAD_RATE_WIN (CSR_RX_MAC_BASE + 0x748)
#define CSR_RX_MAC_DIAG_PAYLOAD_RATE_PKT (CSR_RX_MAC_BASE + 0x750)
#define CSR_RX_MAC_DIAG_PAYLOAD_RATE_BYTE (CSR_RX_MAC_BASE + 0x760)
#define CSR_RX_MAC_DIAG_CURR_STATUS (CSR_RX_MAC_BASE + 0x770)
#define CSR_RX_MAC_DIAG_HIS_STATUS (CSR_RX_MAC_BASE + 0x774)
#define CSR_RX_MAC_F_INTF_TDM_SLOT_800G (CSR_RX_MAC_BASE + 0x780)
#define CSR_RX_MAC_PORT_DIAG_F_INTF_DROP_CNT_800G (CSR_RX_MAC_BASE + 0x790)
#define CSR_RX_MAC_SPARE (CSR_RX_MAC_BASE + 0x7a0)
#define CSR_RX_MAC_SPARE_CNT (CSR_RX_MAC_BASE + 0x7a4)
#define CSR_RX_MAC_HEE_MSG_SFD (CSR_RX_MAC_BASE + 0x800)
#define CSR_RX_MAC_HEE_SDSU_CFG (CSR_RX_MAC_BASE + 0x804)
#define CSR_RX_MAC_PHY0_HEE_CFG (CSR_RX_MAC_BASE + 0x808)
#define CSR_RX_MAC_PHY2_HEE_CFG (CSR_RX_MAC_BASE + 0x80c)
#define CSR_RX_MAC_PHY0_HEE_OP_START (CSR_RX_MAC_BASE + 0x810)
#define CSR_RX_MAC_PHY2_HEE_OP_START (CSR_RX_MAC_BASE + 0x814)
#define CSR_RX_MAC_PHY0_HEE_OP_CMD (CSR_RX_MAC_BASE + 0x818)
#define CSR_RX_MAC_PHY2_HEE_OP_CMD (CSR_RX_MAC_BASE + 0x81c)
#define CSR_RX_MAC_PHY0_HEE_OP_STATUS (CSR_RX_MAC_BASE + 0x820)
#define CSR_RX_MAC_PHY2_HEE_OP_STATUS (CSR_RX_MAC_BASE + 0x824)
#define CSR_RX_MAC_PHY0_HEE_RCV_STATUS (CSR_RX_MAC_BASE + 0x828)
#define CSR_RX_MAC_PHY2_HEE_RCV_STATUS (CSR_RX_MAC_BASE + 0x82c)
#define CSR_RX_MAC_PHY0_DBG_HEE_RSTN (CSR_RX_MAC_BASE + 0x830)
#define CSR_RX_MAC_PHY2_DBG_HEE_RSTN (CSR_RX_MAC_BASE + 0x834)
#define CSR_RX_MAC_PHY0_DIAG_HEE_HIS_STATUS (CSR_RX_MAC_BASE + 0x838)
#define CSR_RX_MAC_PHY2_DIAG_HEE_HIS_STATUS (CSR_RX_MAC_BASE + 0x83c)
#define CSR_RX_MAC_PHY0_DIAG_HEE_CURR_STATUS (CSR_RX_MAC_BASE + 0x840)
#define CSR_RX_MAC_PHY2_DIAG_HEE_CURR_STATUS (CSR_RX_MAC_BASE + 0x844)
#define CSR_RX_MAC_PHY0_DIAG_HEE_V_PKT_CNT (CSR_RX_MAC_BASE + 0x848)
#define CSR_RX_MAC_PHY2_DIAG_HEE_V_PKT_CNT (CSR_RX_MAC_BASE + 0x84c)
#define CSR_RX_MAC_PHY0_DIAG_HEE_R_PKT_CNT (CSR_RX_MAC_BASE + 0x850)
#define CSR_RX_MAC_PHY2_DIAG_HEE_R_PKT_CNT (CSR_RX_MAC_BASE + 0x854)
#define CSR_RX_MAC_PHY0_DIAG_HEE_SD_PKT_CNT (CSR_RX_MAC_BASE + 0x858)
#define CSR_RX_MAC_PHY2_DIAG_HEE_SD_PKT_CNT (CSR_RX_MAC_BASE + 0x85c)
#define CSR_RX_MAC_PHY0_DIAG_HEE_SU_PKT_CNT (CSR_RX_MAC_BASE + 0x860)
#define CSR_RX_MAC_PHY2_DIAG_HEE_SU_PKT_CNT (CSR_RX_MAC_BASE + 0x864)
#define CSR_RX_MAC_PHY0_DIAG_HEE_ERR_PKT_CNT (CSR_RX_MAC_BASE + 0x868)
#define CSR_RX_MAC_PHY2_DIAG_HEE_ERR_PKT_CNT (CSR_RX_MAC_BASE + 0x86c)

#endif